## This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# Generate Collection

L3: Entry 24 of 25

File: JPAB

Jun 2, 1995

PUB-NO: JP407142617A

DOCUMENT-IDENTIFIER: JP 07142617 A

TITLE: DATA WRITE-IN METHOD IN NON-VOLATILE SEMICONDUCTOR MEMORY

PUBN-DATE: June 2, 1995

INVENTOR-INFORMATION:

NAME

COUNTRY

OTANI, YUKIHIRO KUBOTA, TETSUYA

ASSIGNEE-INFORMATION:

**NAME** 

COUNTRY

N/A

SANYO ELECTRIC CO LTD

APPL-NO: JP05292000

APPL-DATE: November 22, 1993

INT-CL (IPC): H01L 21/8247; H01L 29/788; H01L 29/792; G11C 16/02; G11C 16/04

ABSTRACT:

PURPOSE: To provide the suppressing method of erroneous operations in the data write-in time in a <u>split gate</u> type flush <u>memory</u>.

CONSTITUTION: When memory data are written in this non-volatile semiconductor memory wherein a drain region layer 12 and a source region layer 13 are formed on a semiconductor substrate 11, a floating gate 15 is formed through the intermediary of the first insulating film 14 on the region between the drain region layer 12 and the source region layer 13, the second insulating film 16 is formed on the upper part of the floating gate 15 while a control gate 18 is formed through the intermediary of the third insulating film 17 extending from the upper part of the second insulating film to be the side of the floating gate 15, the semiconductor substrate 11 of the memory is impressed with a specific substrate bias (Vsub).

COPYRIGHT: (C)1995, PO

AB: PURPOSE: To provide the suppressing method of erroneous operations in the data write-in time in a <u>split</u> gate type flush <u>memory</u>, CONSTITUTION: When <u>memory</u> data are written in this non-volatile semiconductor <u>memory</u> wherein a drain region layer 12 and a source region layer 13 are formed on a semiconductor substrate 11, a floating gate 15 is formed through the intermediary of the first <u>insulating film</u> 14 on the region between the drain region layer 12 and the source region layer 13, the second <u>insulating film</u> 16 is formed on the upper part of the floating gate 15 while a control gate 18 is formed through the intermediary of the third <u>insulating film</u> 17 extending from the upper part of the second <u>insulating film</u> to be the side of the floating gate 15, the semiconductor substrate 11 of the memory is impressed with a specific substrate bias (Vsub), COPYRIGHT: (C)1995,JPO

(19)日本国特許庁(JP)

#### (12) 公開特許公報(A)

(11)特許出顧公開番号

#### 特開平7-142617

(43)公開日 平成7年(1995)6月2日

(51) Int.Cl.4

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/8247 29/788 29/792

H01L 29/78

371

G11C 17/00

307 D

審査請求 未請求 請求項の数1 OL (全 5 頁) 最終頁に続く

(21)出願番号

(22)出顧日

特額平5-292000

平成5年(1993)11月22日

(71)出頭人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 大谷 幸弘

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 塞田 微戟

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内


(74)代理人 弁理士 西野 卓嗣

#### (54) 【発明の名称】 不揮発性半導体記憶装置の情報書込み方法

#### (57)【要約】

【目的】スプリットゲート型のフラッシュメモリの情報 書込み時の誤動作を抑止する方法に関する。

【構成】半導体基板(11)上にドレイン領域層(1 2)とソース領域層(13)とが形成され、該ドレイン 領域層(12)とソース領域層(13)との間の領域に 第1の絶縁膜(14)を介してフローティングゲート (15)が形成され、第2の絶縁膜(16)が前記フロ ーティングゲート(15)の上部に形成され、前記第2 の絶縁膜(16)の上部から前記フローティングゲート (15)の側部にかけて第3の絶縁膜(17)を介して コントロールゲート(18)が形成されてなる不揮発性 半導体記憶装置に記憶情報を書込む際に、一定の基板バ イアス(Vsub)を前記不揮発性半導体記憶装置の前記 半導体基板(11)に印加すること。



11: 半導体基板

12:ドレイン領域層

13: ソ-ス領域層

14:鄂/7絕緣膜

15: フローティングゲート

16:第2n絕緣膜

17: 岩3n絶縁膜

18: コントロールゲート

Vsub: 基板パイアス

#### 【特許請求の範囲】

【請求項1】 半導体基板(11)上にドレイン領域層 (12)とソース領域層(13)とが形成され、該ドレ イン領域層(12)とソース領域層(13)との間の領 域に第1の絶縁膜(14)を介してフローティングゲー ト (15)が形成され、第2の絶縁膜(16)が前記フ ローティングゲート(15)の上部に形成され、

前記第2の絶縁膜(16)の上部から前記フローティン グゲート(15)の側部にかけて第3の絶縁膜(17) を介してコントロールゲート(18)が形成されてなる 10 不揮発性半導体記憶装置に記憶情報を書込む際に、一定 の基板バイアス(Vsub )を前記不揮発性半導体記憶装 置の前記半導体基板(11)に印加することを特徴とす る不揮発性半導体記憶装置の情報書込み方法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は不揮発性半導体記憶装置 の情報書込み方法に関し、更に詳しく言えば、スプリッ トゲート型のフラッシュメモリの情報書込み時の誤動作 を抑止する方法に関する。

#### [0002]

【従来の技術】以下で、従来例に係る不揮発性半導体記 憶装置の情報書き込み方法について図面を参照しながら 説明する。不揮発性半導体記憶装置のメモリセルの一例 として、図3に示すように、半導体基板(1)の上に第 一のゲート絶縁膜(4)を介してフローティングゲート

- (5)が形成され、その上部に第二のゲート絶縁膜
- (6)が形成され、それらの上部から側部にかけて第三 のゲート絶縁膜(7)を介してコントロールゲート
- (8) が形成され、さらに、フローティングゲート
- (5) とコントロールゲート(8) の両側にある半導体 基板(1)にドレイン領域(2)とソース領域(3)と が形成された装置が提案されている。上記のようなスプ リット型フラッシュメモリのメモリセルが図4の等価回 路図に示すようにマトリクス状に配置されることによ り、一般にスプリット型フラッシュメモリと称するフラ ッシュメモリが構成される。

【0003】以下で上記のスプリット型フラッシュメモ リのメモリセルに情報を書き込む(以下、プログラムす る、という。) 方法について説明する。プログラムをす 40 べきセル (以下選択セルと称する) にプログラムすると きには、そのコントロールゲート(8)に約2 Vのゲー ト電圧(Va)を印加する。すると、このメモリセルを 構成するトランジスタがONされ、フローティングゲー ト(5)の直下の不図示のチャネルを通ってキャリア (e-) がドレイン領域(2)からソース領域(3)へと 通過するが、このとき、同時に図5に示すようにキャリ ア (e-) がフローティングゲート (5) に注入されてプ ログラムがなされる。(正常動作)

プログラムしないセル(以下非選択セルと称する)にお「50」1)に印加することにより、コントロールゲート(1

いては、ゲート電圧(Vc)をOVにするのでメモリセ ルを構成するトランジスタはOFFされており、キャリ ア (e-) がチャネルからフローティングゲート (5) に 注入されないので、プログラムされない。上記のような 処理を各々のメモリセルについて行うことによってスプ リット型フラッシュメモリへのプログラムを行ってい た。

2

【0004】なお、図5.6に示すように、書き込み時 に於いてドレイン電圧(V))は0.8Vであり、ソー ス電圧 (VPP) は12 Vに設定している。

#### 【0005】

【発明が解決しようとする課題】しかしながら、上記従 来の不揮発性半導体記憶装置によると、図4の等価回路 図に示すように、選択セル (M1) と同一のビット線 (BL2)に接続される非選択セル(M2)のフローテ ィングゲート (5) の電位が、ドレイン電圧 (VPP) の 12Vによって誘起されて10V程度になっているの で、図に示すようにコントロールゲート(8)のゲート 電圧(VG)のOVとの間の電位差が約10V程度と大 20 きくなる。

【0006】特に、コントロールゲートの角部(8A) においては、図7に示すように、フローティングゲート に向かう電界の強度が強くなっている。なお、図7はコ ントロールゲートとフローティングゲート間の電界の状 況を示した図であり、図中の等電位線が密なところでは 電界強度が強く、疎なところでは電界強度が弱いという ことを示している。

【0007】よって、非選択セル(M2)においても、 コントロールゲートの角部(8A)からフローティング 30 ゲート (5) へ向かう強い電界によって図6に示すよう に、コントロールゲート内のキャリアが、コントロール ゲートの角部 (8A) からフローティングゲート (5) へ向かって誤って注入されてしまうので、当該スプリッ ト型フラッシュメモリに誤ったプログラムが行われてし まうという問題が生じていた。

#### [0008]

【課題を解決するための手段】本発明は上記従来の欠点 に鑑み成されたもので、図1に示すように、半導体基板 (11)上にドレイン領域層(12)とソース領域層 (13)とが形成され、該ドレイン領域層(12)とソ ース領域層(13)との間の領域に第1の絶縁膜(1 4)を介してフローティングゲート(15)が形成さ れ、第2の絶縁膜(16)が前記フローティングゲート (15)の上部に形成され、前記第2の絶縁膜(16) の上部から前記フローティングゲート(15)の側部に かけて第3の絶縁膜(17)を介してコントロールゲー ト(18)が形成されてなる不揮発性半導体記憶装置に 記憶情報を書込む際に、一定の基板バイアス(Vsub) を前記不揮発性半導体記憶装置の前記半導体基板(1

8) の角部からフローティングゲート (15) へ向かっ て、キャリアが注入されてしまう現象(以下これをリバ ーストンネリング現象と称する)を極力抑止し、半導体 記憶装置の誤書き込みを抑止することを可能にする不揮 発性半導体記憶装置の情報書込み方法を提供するもので ある。

#### [0009]

【作 用】本発明に係る不揮発性半導体記憶装置の情報 書込み方法によれば、不揮発性半導体記憶装置に情報を 書き込む際に、一定の基板バイアス(Vsub)を不揮発 10 性半導体記憶装置の半導体基板(11)に印加している ので、非選択セルに於いて、コントロールゲート(1) 5)とフローティングゲート(18)との間の電位差が 大きくなっても、コントロールゲートの角部(18A) でのフローティングゲート(15)へ向かう電界の強度 が基板バイアス(Vsub)によって生じるコントロール ゲート(18)と半導体基板(11)間の電界によって 緩和されるので、非選択セルでのコントロールゲートの 角部からフローティングゲートへの誤った電子注入を極 カ抑止することができ、誤ったプログラムが当該不揮発 20 性半導体記憶装置になされることを抑止することが可能 になる。

#### [0010]

【実施例】以下に本発明の実施例に係る不揮発性半導体 記憶装置の情報書込み方法を図面を参照しながら説明す る。上記装置は、図1に示すように、半導体基板(1 1)上にドレイン領域層(12)とソース領域層(1 3)とが形成され、該ドレイン領域層(12)とソース 領域層(13)との間の領域に第1の絶縁膜(14)を の絶縁膜(16)が前記フローティングゲート(15) の上部に形成され、前記第2の絶縁膜(16)の上部か ら前記フローティングゲート(15)の側部にかけて第 3の絶縁膜(17)を介してコントロールゲート(1 8) が形成されてなるスプリット型フラッシュメモリで ある。

【0011】以下で上記の不揮発性半導体記憶装置にプ ログラムする方法について説明する。 まず、プログラ ムをする際に、図1に示すように、約-3Vの基板バイ アス(Vsub)を半導体基板(11)に印加する、な お、このときのドレイン電圧(VD)はO.8Vであ り、ソース電圧 ( VPP ) は12 Vであり、約12 Vのソ ース電圧(VPP)によって誘起されるフローティングゲ ト(15)の電位は約10Vになる。

【0012】次に、選択セルのコントロールゲート(1 8)には2Vのゲート電圧(Vol)を印加する。する。 と、従来と同様に選択セルを構成するトランジスタが〇 Nされ、フローティングゲート(15)直下のチャネル を通ってキャリアがフローティングゲートがソース。ド レイン領域(12.13)間を通過し、同時にキャリア 50 構造を説明する断面図である。

がフローティングゲート (15) に注入されることによ ってプログラムがなされる。

【0013】一方、非選択セルには、ゲート電圧(VG )をOVにするのでメモリセルを構成するトランジス タはOFFされており、キャリア (←) がチャネルから フローティングゲート (15) に注入されないので、プ ログラムはされない。ところで、従来の不揮発性半導体 記憶装置では、非選択セルのコントロールゲート(8) とフローティングゲート(5)との間の電位差が約10 Vと大きく、その間の電界強度が強くなるので、図6に 示すように、コントロールゲートの角部(8A)からフ ローティングゲート(5)に電子が注入されやすく、誤 動作の原因となっていた。

【0014】しかし、本実施例での客き込み方法によれ ば、約-3Vの基板バイアス(Vsub )を半導体基板 (11) に印加しているので、コントロールゲートの底 部から半導体基板へ電界が生じ、その等電位線の分布は 図2に示すようになる。このため、コントロールゲート の角部(18A)において、フローティングゲート(1 5)へと向かう電界の強度が図7に示すような従来の電 界強度に比して緩和され、弱くなっていることがわか る。なお、図2はコントロールゲートとフローティング ゲート間の電界の状況を示した図であり、図中の等電位 線が密なところでは電界強度が強く、疎なところでは電 界強度が弱くなっている。

【0015】これにより、コントロールゲートの角部 (18A) からフローティングゲート (15) に向かう 電界が従来に比して弱くなるので、非選択セルにおいて コントロールゲートの角部 (18A) からフローティン 介してフローティングゲート (15) が形成され、第2 30 グゲート (15) にキャリアが誤って注入されることを 極力抑止でき、上記のスプリット型フラッシュメモリに 誤ってプログラムがされることを抑止することが可能に なる、

#### [0016]


【発明の効果】以上説明したように、本発明に係る不攆 発性半導体記憶装置の情報書込み方法によれば、不揮発 性半導体記憶装置に情報を書き込む際に、一定の基板バ イアス(V sub)を不揮発性半導体記憶装置の半導体基 板(11)に印加しているので、非選択セルでのコント ロールゲートからフローティングゲートへの誤った電子 注入を極力抑止することができ、当該不揮発性半導体記 憶装置に誤ってプログラムがされることを抑止すること が可能になる。

#### 【図面の簡単な説明】

【図1】木発明の実施例に係る不揮発性半導体記憶装置 の情報書込み方法を説明する図である。

【図2】木発明の実施例に係る不揮発性半導体記憶装置 の情報書込み方法の作用効果を説明する図である。

【図3】スプリット型フラッシュメモリのメモリセルの




【図4】スプリット型フラッシュメモリを説明する回路 図である。

【図5】スプリット型フラッシュメモリの選択セルの情 報書き込み状態を説明する図である。

【図6】従来例に係る問題点を説明する図である。 【図7】従来例に係るスプリット型フラッシュメモリの 電界の状態を説明する図である。

#### [図1]



11: 半導体基板

13: ソ-ス領域層

15: フローティングゲート

17: 第30轮採膜


12:ドレイン破域層 14:第12绝缘膜

16:第20絕緣膜

18: コントロールゲート


Vsub: 基板パイアス

#### [図2]



184:コントロールゲートの角部

[図4]



1:半導体基板

2: ドレイン領域


3: リース領域

4:男1カケ小耙縁膜

5: フローティングケート

6:男2のゲート抱縁膜

7: 第3のゲート色縁膜 8: コントロールゲート





M 1: 選択セル

BL1:第10ビナ線


M 2:非選択也儿

BL2:暑20じ小線





【図7】



8: コントロールゲートの利部

フロントページの続き

(51) Int.CL.6

識別記号

庁内整理番号

FΙ

技術表示箇所

G 1 1 C 16/02 16/04

The said of the sa